Toplinski dizajn elektroničke ambalaže
S razvojem elektroničkih proizvoda prema visokoj integraciji, visokim performansama i multifunkcionalnosti, sve je više I/O linija čipova, brzina čipova je sve veća, a snaga je sve veća i veća, što dovodi na niz problema kao što su povećanje temperature uređaja i gustoće snage. Koristeći CAE tehnologiju, mogu se predvidjeti performanse elektroničkih uređaja te optimizirati strukturne dimenzije i parametri procesa, kako bi se poboljšala kvaliteta proizvoda, skratio ciklus razvoja proizvoda i smanjili troškovi razvoja proizvoda.
Slijedi kratak uvod CFD simulacijske tehnologije u rješavanju nekih uobičajenih inženjerskih problema u R&pojačalu; D proces elektroničkog pakiranja:
1.Analiza raspodjele temperature u paketu čipova.
2. Analiza toka topline u paketu čipova.
3. Simulacijska analiza toplinske otpornosti prema JEDEC standardu nakon pakiranja čipova.
U toplinskom dizajnu pakiranja čipova, moramo uzeti u obzir performanse prijenosa topline pakiranja čipova s različitim strukturama i osigurati model pakiranja čipova za toplinsku analizu na razini ploče ili sustava. Icepak softver može izravno generirati detaljni model strukture čipa prema informacijama ECAD softvera, što je pogodno za inženjere za predviđanje distribucije temperature i dizajna toplinske optimizacije pakiranja čipa.
