Kako riješiti toplinske probleme pakiranja čipova

  Logički čipovi stvaraju toplinu, a što je logika gušća i što je veća iskoristivost procesorskih elemenata, toplina je veća. ...
Inženjeri traže načine za učinkovito odvođenje topline iz složenih modula.

Stavljanjem više čipova jedan pored drugog u isto pakiranje mogu se ublažiti problemi s toplinom, ali kako tvrtke sve više zadiru u slaganje čipova i gušće pakiranje kako bi povećale performanse i smanjile snagu, bore se s novim nizom problema povezanih s toplinom.

Napredni čipovi za pakiranje ne samo da mogu zadovoljiti potrebe računarstva visokih performansi, umjetne inteligencije, rasta gustoće snage itd., već su i pitanja rasipanja topline kod naprednog pakiranja postala složena. Budući da će vruće točke na jednom čipu utjecati na raspodjelu topline susjednih čipova. Brzina međusobnog povezivanja između čipova također je sporija u modulima nego u SoC-ovima.

"Prije nego što je svijet ušao u stvari kao što je višejezgreni, imali ste posla s čipom koji je imao maksimalnu snagu od oko 150 vata po kvadratnom centimetru, koji je bio izvor topline u jednoj točki", rekao je John Parry, voditelj elektronike i poluvodiča u Siemens Digital Industries softver. Toplinu možete raspršiti u sva tri smjera, tako da možete postići prilično velike gustoće snage. Ali kada imate čip i stavite drugi čip pokraj njega, a zatim stavite još jedan čip pored njega, oni se međusobno zagrijavaju. To znači da ne možete tolerirati istu razinu snage za svaki čip, što čini toplinsku izazov je mnogo teži."

Ovo je jedan od glavnih razloga sporog napretka 3D-IC slaganja na tržištu. Iako koncept ima smisla iz perspektive energetske učinkovitosti i integracije - i dobro radi u 3D NAND i HBM - druga je priča kada se uključi logika. Logički čipovi stvaraju toplinu, a što je gušća logika i veća iskorištenost procesorskih elemenata, veća je toplina. Zbog toga je logičko slaganje rijetko, što objašnjava popularnost 2.5D flip-chip BGA i fan-out dizajna

 

 

01 Odaberite pravi paket

Za dizajnere čipova postoje mnoge mogućnosti pakiranja. Ali izvedba integracije čipa je ključna. Komponente kao što su silicij, TSV, bakreni stupovi itd. imaju različite toplinske koeficijente širenja (TCE), što utječe na učinak montaže i dugoročnu pouzdanost.

Ako otvarate i zatvarate višom frekvencijom, možete naići na probleme s toplinskim ciklusima. Tiskana ploča, kuglice za lemljenje i silicij šire se i skupljaju različitim brzinama. Stoga je normalno vidjeti kvarove toplinskog ciklusa u kutovima pakiranja, gdje kuglice za lemljenje mogu puknuti. Dakle, tamo se može staviti dodatna žica za uzemljenje ili dodatno napajanje.

Trenutno popularan flip-chip BGA paket s CPU-om i HBM-om ima površinu od oko 2500 kvadratnih milimetara. "Vidimo da jedan veliki čip potencijalno postaje četiri ili pet malih čipova", rekao je Mike McIntyre, direktor upravljanja softverskim proizvodima u Onto Innovation. "Dakle, morate imati više ulaza/izlaza da omogućite tim čipovima da međusobno komuniciraju. Tako da možete dodijeliti toplinu.

U konačnici, hlađenje je problem koji se može riješiti na razini sustava, a dolazi s nizom kompromisa.

Zapravo, neki su uređaji toliko složeni da je teško jednostavno zamijeniti komponente kako bi se ti uređaji prilagodili za određeno područje primjene. Zbog toga se mnogi napredni proizvodi za pakiranje koriste za vrlo velike količine ili cjenovno elastične komponente, kao što su poslužiteljski čipovi.

02 Napredak u simulaciji i testiranju modula čipa

Unatoč tome, inženjeri traže nove načine za provođenje toplinske analize pouzdanosti paketa prije nego što se pakirani moduli proizvedu. Na primjer, Siemens daje primjer modula temeljenog na dvostrukom ASIC-u koji postavlja fan-out redistribucijski sloj (RDL) na višeslojnu organsku podlogu u BGA paketu. Koristi dva modela, jedan za WLP temeljen na RDL-u, a drugi za BGA na višeslojnim organskim podlogama. Ovi modeli paketa su parametrični, uključujući hrpu slojeva supstrata i BGA prije nego što se uvedu EDA informacije, i omogućuju ranu procjenu materijala i odabir postavljanja kalupa. Zatim su uvezeni EDA podaci i, za svaki model, mape materijala pružile su detaljan toplinski opis distribucije bakra u svim slojevima. Konačna simulacija rasipanja topline (vidi sliku 2) uzela je u obzir sve materijale osim metalne kapice, TIM-a i materijala za ispunu.

 

  Direktor tehničkog marketinga JCET-a Eric Ouyang pridružio se inženjerima JCET-a i Mete kako bi usporedili toplinske performanse monolitnih čipova, modula s više čipova, 2.5D interposera i 3D naslaganih čipova s ​​jednim ASIC-om i dva SRAM-a. Proces usporedbe održava okruženje poslužitelja, hladnjak s vakuumskom komorom i TIM konstantnim. Toplinski gledano, 2.5D i MCM imaju bolje performanse od 3D ili monolitnih čipova. Ouyang i kolege iz JCET-a dizajnirali su matricu otpornika i dijagram ovojnice snage (vidi sliku 3) koji se mogu koristiti u ranom dizajnu modula za određivanje razina ulazne snage različitih čipova i postavljanje spojeva prije dugotrajnih toplinskih simulacija. Može li se temperatura pouzdano kombinirati. Kao što je prikazano na slici, sigurna zona ističe raspon snage na svakom čipu koji zadovoljava standarde pouzdanosti.

Ouyang je objasnio da tijekom procesa projektiranja dizajneri sklopova mogu imati ideju o razinama snage različitih čipova postavljenih u modul, ali možda ne znaju jesu li te razine snage unutar granica pouzdanosti. Ovaj dijagram određuje sigurno područje napajanja za do tri čipa u chiplet modulu. Tim je razvio automatski kalkulator snage za više čipova.

 

03 Kvantificirajte toplinski otpor

Možemo razumjeti kako se toplina provodi kroz silikonski čip, tiskanu ploču, ljepilo, TIM ili poklopac paketa i koristiti standardne metode temperaturne razlike i funkcije snage za praćenje vrijednosti temperature i otpora.

"Toplinski put je kvantificiran pomoću tri ključne vrijednosti - toplinski otpor od spoja uređaja do okoline, toplinski otpor od spoja do kućišta [na vrhu pakiranja] i toplinski otpor od spoja do tiskanu ploču", rekao je Ouyang iz JCET-a. toplinski otpor. Napomenuo je da klijenti JCET-a zahtijevaju najmanje θja, θjc i θjb, koje zatim koriste u dizajnu sustava. Oni mogu zahtijevati da dani toplinski otpor ne prelazi određenu vrijednost i zahtijevati da dizajn paketa osigurava tu izvedbu. (Pogledajte JEDEC-ov JESD51-12, Smjernice za izvješćivanje i korištenje informacija o toplini paketa za detalje).

 

  Toplinska simulacija je najekonomičniji način za istraživanje odabira i podudaranja materijala. Simulacijom čipa u radnom stanju obično nalazimo jednu ili više vrućih točaka, tako da možemo dodati bakar osnovnom materijalu ispod vrućih točaka kako bismo olakšali odvođenje topline; ili promijenite materijal za pakiranje i dodajte hladnjak. Integrator sustava može odrediti da toplinski otpori θja, θjc i θjb ne smiju premašiti određene vrijednosti. Normalno, temperaturu spoja silicija treba održavati ispod 125 stupnjeva.

Nakon što je simulacija završena, tvornica za pakiranje provodi dizajn eksperimenata (DOE) kako bi došla do konačnog rješenja za pakiranje.

04 Odaberite TIM

U paketu se više od 90% topline rasipa kroz paket od vrha čipa do hladnjaka, obično okomitih rebara na bazi anodiziranog aluminija. Materijal za toplinsko sučelje (TIM) s visokom toplinskom vodljivošću postavljen je između čipa i paketa kako bi pomogao prijenos topline. Sljedeća generacija TIM-ova za CPU uključuje metalne legure poput indija i kositra, kao i srebrom sinterirani kositar, s vodljivostima od 60 W/mK odnosno 50 W/mK.

Kako proizvođači prelaze SoC-ove na procese čipleta, potrebno je više TIM-ova s ​​različitim svojstvima i debljinama.

YoungDo Kweon, viši direktor istraživanja i razvoja u Amkoru, rekao je da za sustave visoke gustoće toplinski otpor TIM-a između čipa i paketa ima veći utjecaj na ukupni toplinski otpor pakiranog modula. Trendovi snage dramatično rastu, posebno za logiku, pa se fokusiramo na održavanje niskih temperatura spojeva kako bismo osigurali pouzdan rad poluvodiča. Iako dobavljači TIM-a daju vrijednosti toplinskog otpora za svoje materijale, u stvarnosti, na toplinski otpor od čipa do paketa (θjc) utječe sam proces sklapanja, uključujući kvalitetu povezivanja i kontaktnu površinu između čipa i TIM-a. Napomenuo je da je testiranje sa stvarnim alatima za sklapanje i materijalima za lijepljenje u kontroliranom okruženju ključno za razumijevanje stvarne toplinske izvedbe i odabir najboljeg TIM-a za kvalifikaciju kupaca.

Poseban problem su praznine. Parry iz Siemensa rekao je: "Korištenje materijala u pakiranju veliki je izazov. Već znamo da će svojstva materijala ljepila ili ljepila, te način na koji materijal vlaži površinu, utjecati na ukupnu toplinsku otpornost materijala, odnosno kontaktni otpor uvelike ovisi o tome kako materijal teče u površinu bez stvaranja nesavršenosti koje stvaraju dodatni otpor protoku topline.

 

05 Drugačije rješavanje problema topline

Proizvođači čipova traže načine za rješavanje problema rasipanja topline. Randy White, voditelj programa za memorijska rješenja u tvrtki Keysight Technologies, rekao je: "Metoda pakiranja ostaje ista, ako smanjite veličinu čipa za četvrtinu, ubrzat će se. Mogu postojati neke razlike u integritetu signala. Zbog vanjskih ključeva paketa Žica za spajanje ide u čip, a što je žica duža, to je veća induktivnost, dakle, kako raspršiti toliko energije u dovoljno malom prostoru? To je još jedan ključni parametar koji treba proučiti ."

To je dovelo do značajnog ulaganja u vrhunska istraživanja vezanja, koja su se naizgled usredotočila na hibridno spajanje. Ali hibridno povezivanje je skupo i ostaje ograničeno na aplikacije tipa procesora visokih performansi, a TSMC je trenutno jedna od rijetkih tvrtki koja nudi ovu tehnologiju. Međutim, izgledi za kombiniranje fotona na CMOS čipovima ili galij nitrida na siliciju su obećavajući.

06 Zaključak

Početna ideja za napredno pakiranje je da će raditi poput Lego kockica - čipovi razvijeni na različitim procesnim čvorovima mogu se sastaviti zajedno i toplinski problemi će biti ublaženi. Ali to ima svoju cijenu. Iz perspektive performansi i snage, udaljenost koju signal treba prijeći je važna, a krugovi koji su uvijek uključeni ili moraju ostati djelomično otvoreni mogu utjecati na toplinske performanse. Dijeljenje čipa na više dijelova radi povećanja prinosa i fleksibilnosti nije tako jednostavno kao što se čini. Svaki interkonekt u paketu mora biti optimiziran, a vruće točke više nisu ograničene na jedan čip.

Rani alati za modeliranje mogli su se koristiti za isključivanje različitih kombinacija čipova, dajući veliki poticaj dizajnerima složenih modula. U ovoj eri stalno rastuće gustoće snage, toplinska simulacija i uvođenje novih TIM-ova ostat će ključni.